Exibir código-fonte para Rec SSC0113 2012(fosorio)

<center>
<h3>
SSC0113 - Laboratório de Elementos de Lógica Digital II <br>
Prof. [http://www.icmc.usp.br/~fosorio/ Fernando Santos OSÓRIO] (Prática) <br>
Prof. Vanderlei Bonato (Teoria) <br>
Estagiário PAE - Diogo Ortiz Correa <br>
[http://www.icmc.usp.br/ ICMC] - [http://www.icmc.usp.br/ssc/ SSC] 
</h3></center>

<br>
'''REC - ATIVIDADES DE RECUPERAÇÃO'''
'''DOS TRABALHOS PRÁTICOS''': <br>
<br>
A REC (recuperação) da parte prática da disciplina de SSC0113 (Laboratório de ELD) <br>
consistirá da implementação de um trabalho prático em FPGA e VHDL (pode ser simulado). <br>
O trabalho a ser implementado será uma das opções apresentadas como trabalho final <br>
da disciplina, mas ATENÇÃO, deve ser escolhida uma OPÇÃO DIFERENTE da que já <br>
foi apresentada como trabalho final pelo aluno. Portanto, se você optou pela <br>
opção 1, então deve apresentar na REC a implementação da opção 2 ou 3. <br>
<br>
A descrição da proposta das opções de trabalho final e da REC se encontram na página <br>
de trabalhos práticos [http://wiki.icmc.usp.br/index.php/TrabPrat_SSC0113_2012(fosorio)]
estando também reproduzida no link abaixo... <br>
<br>
<ul>
<li> [[Arquivo:SSC0113-TrabPratico02-2012.txt]] - [[SSC0113_Trabalho_Prático_2012_02 | Trabalho Prático 02]]  <br>
     Tema: Processador em VHDL com extensões (Interrupção e/ou Multi-Core e/ou Jogo "Genius/Simon" no processador) </li>
</ul>
<br>
'''DATA LIMITE PARA ENTREGA E APRESENTAÇÃO DO TRABALHO PRÁTICO DA REC:'''<br>
'''15.02.2013''' (sexta-feira)<br>
<br>
<hr>
<hr>
Atualizado em Janeiro de 2013<br>
[http://www.icmc.usp.br/~fosorio/ F.Osório]<br>
<br>

''Voltar para [[SSC-113-2012(fosorio)]]''